หน่วยความจำแบบแคช ( cache memory)
สามารถแบ่งได้เป็น 2 แบบ
คือ
1. แคชสำหรับหน่วยความจำ (memory cache) จะดึงข้อมูลมาเก็บไว้ใน memory ซึ่งจะถึงขอ้มูลได้รวดเร็วกว่า
แต่มีความจำที่เล็กกว่า เพราะฉะนั้นถ้า
คอมพิวเตอร์เครื่องใดที่มี cache ความเร็วสูงก็จะเข้าถึงข้อมูลได้ง่าย
แต่อย่างไรก็ตามยิ่งขนาดใหญ่ก็เก็บข้อมูลได้เยอะ
แต่การเข้าถึงจะช้ากว่า cache ที่มีขนาดเล็ก
2. แคชสำหรับอุปกรณ์ (device
cache)
คือการเก็บข้อมูลไว้ในหน่วยความจำหลักของเราก่อน เมื่อ CPU ต้องการจะหาข้อมูล
ก็จะหาใน dish cache
ก่อนแล้วค่อยเข้าไปค้นหาใน Harddisk
หน่วยความจำแบบไดนามิกแรม
เป็นแรมที่มีโครงสร้างแตกต่างจากสแตติกแรม
ทำให้สามารถมีความจุสูงกว่าสแตติกแรม 4 เท่า
ทำให้กินกำลังไฟฟ้าในการทำงานน้อยกว่าสแตติกแรมอยู่ในเกณฑ์ 1/4
ถึง 1/6 เท่าของสแตติกแรม
ซึ่งเมื่อเทียบราคาต่อบิตแล้วราคาจะสูง สแตติกแรมจึงถูกนำมาใช้ในหน่วยความจำขนาดเล็ก
เช่น ระบบไมโครโปรเซสเซอร์ เป็นต้น การควบคุมกระบวนการทำงานของไดนามิกแรม
ต้องมีวงจรรีเฟรช
หน่วยความจำ
โครงสร้างทั่วไปของไดนามิกแรมแสดงในรูปที่ 12.13 เป็นไดนามิกแรมขนาด
16k x 1 (16,384 Cell = 2 )
มีขนาดอาร์เรย์ของเซลล์เป็นแมทริกซ์ขนาด
128 x 128 อาร์เรย์
แต่ละเซลล์จะบอกตำแหน่งของแอดเดรส
โดยตัวถอดรหัสแถว และตัวถอดรหัสคอลัมน์ขนาด 1
- to - 128 ดังนั้นแอดเดรสอินพุตของตัวถอดรหัสแถว
จะมีขนาด 7
เส้น (A - A ) และ ตัวถอดรหัสคอลัมน์จะมีแอดเดรส 7
เส้นเช่นกัน (A -
A ) รวมทั้งสิ้นมีแอดเดรส
ขนาด 14 บิต
รูปที่ 12.13 แสดงโครงสร้างของไดนามิกแรมขนาด 64K
จากรูปที่ 12.13 จะเห็นว่าหน่วยความจำไอซีไดนามิกแรม เป็นไอซี 28 ขา ระบบแหล่งจ่ายเดี่ยว 5 โวลต์
สายแอดเดรสเป็นแบบควบคุมโดยตรง ไม่มีวงจรเลือกแอดเดรสดังนั้นสายแอดเดรส A - A
ต้องต่อตรงออกมาภายนอกทั้งหมดโดยขาต่างๆ แต่ละขามีหน้าที่ดังนี้
CS (Chip Selector) ขา 26 เป็นอินพุตแบบแอคตีฟไฮ รับสัญญาณลอจิก "1"
เพื่อควบคุมให้สามารถติดต่อกับไอซีตัวนี้
CE (Chip Enable) ขา 20 เป็นอินพุตแบบแอคตีฟโล รับสัญญาณลอจิก "0"
เพื่อควบคุมร่วมกับการระบุแอดเดรสของแต่ละเซลล์ในหน่วยความจำ
OE (Output Enable) ขา 22 เป็นอินพุตแบบแอคตีฟโล รับสัญญาณลอจิก "0"
เพื่อควบคุมบัฟเฟอร์ข้อมูลเพื่อทำหน้าที่ให้ส่งข้อมูลออกจากไอซีหน่วยความจำ
R/W (Read/Write) ขา 27 เป็นอินพุตรับสัญญาณลอจิก "1" ขณะอ่านข้อมูลและรับสัญญาณ ลอจิก "0"
ขณะเขียนข้อมูลเข้าไปในแต่ละเซลล์ของหน่วยความจำ
RFSH (Refresh Enable) ขา 1 เป็นอินพุตแบบแอคตีฟโล รับสัญญาณลอจิก "0" เพื่อรีเฟรชหน่วยความจำ
I/O ถึง I/O เป็นอินพุตและเอาต์พุตสำหรับรับหรือ ส่งข้อมูลจากหน่วยความจำ A - A
เป็นอินพุตรับสัญญาณลอจิก " 1 " ใช้ในการควบคุมแอดเดรสของเซลล์แต่ละเซลล์ในไอซีหน่วยความจำ
สำหรับโครงสร้างภายในของแต่ละเซลล์ของไดนามิกแรมแสดงในรูปที่ 12.14 เป็นโครงสร้างอย่างง่าย
ที่ใช้อธิบายการอ่านและเขียนข้อมูลของแต่ละเซลล์ในไดนามิกแรม สวิตช์ S S S S ในรูปคือ
มอสเฟตสวิตช์ ควบคุมด้วยตัวถอดรหัสแอดเดรส และสัญญาณ R/W ตัวเก็บประจุ (C) คือตัวเซลล์
ที่ใช้เก็บข้อมูลแต่ละบิต เมื่อทำกระบวนการเขียนข้อมูลในเซลล์ ตัวถอดรหัสแอดเดรสและขาควบคุม R/W
จะทำงานตามคำสั่งที่กำหนดโดยสัญญาณลอจิก ผลคือสวิตช์ S S จะปิด ในขณะที่สวิตช์ S S
จะเปิดข้อมูลจากอินพุตจะเก็บไว้ในตัวเก็บประจุ (C) ถ้าข้อมูลเป็นลอจิก "1" (C) จะเก็บประจุ และถ้าข้อมูลเข้า
เป็นลอจิก "0" (C) จะคายประจุ เมื่อต้องการอ่านข้อมูลในเซลล์ออกที่เอาต์พุต ทำได้โดยกำหนดแอดเดรส
และควบคุมขา R/W ให้อยู่ในโหมดการอ่าน จะทำให้สวิตช์ S S S ปิด และสวิตช์ S
เปิดสำหรับ Sense Amplifier เป็นวงจรขยายเปรียบเทียบแรงดันที่ต้องใช้สัญญาณรีเฟรช (V )
จากภายนอกมาควบคุมตลอดเวลาที่มีการอ่านข้อมูล
รูปที่ 12.14 โครงสร้างจำลองภายในเซลล์ของไดนามิกแรม
จากรูปที่ 12.14 เมื่อเขียนข้อมูล S และ S = ปิด, S และ S = เปิด เมื่ออ่านข้อมูล S = ปิด,
S S และ S = เปิด
หน่วยความจำแบบสแตติกแรม
เป็นแรมที่มีฟลิบฟลอบเป็นตัวเก็บข้อมูลภายในแต่ละบิต
ดังนั้นข้อมูลที่เก็บอยู่ภายในสแตติกแรม
จะไม่สญหายไปจนกระทั่งสแตติกแรมไม่ได้รับแรงดันไบอัสฟลิปฟลอปภายในสแตติกแรมมี
2 แบบ
คือ แบบที่ใช้ไบโพล่าร์ทรานซิสเตอร์ และแบบที่ใช้มอสทรานซิสเตอร์
ซึ่งชนิดที่เป็นมอสทรานซิสเตอร์
จะกินกำลังไฟฟ้าน้อยกว่าชนิดไบโพล่าร์ทรานซิสเตอร์
รูปที่ 12.11 แสดงการต่อหน่วยความจำกับซีพียู
การทำงานของสแตติกแรม
สแตติกแรมส่วนมากใช้ต่อภายในเครื่องคอมพิวเตอร์
และต่อใช้งานโดยการควบคุมของซีพียู
ในการอ่านหรือเขียนข้อมูลภายในสแตติกแรมจะใช้ความเร็วสูงมากซึ่งเท่ากับความเร็วซีพียู
ดังนั้นการนำสแตติกแรมและชิปที่ใช้ควบคุมไปใช้ร่วมกับซีพียูใดๆ
จะต้องศึกษาคู่มือของแรมให้ละเอียด
เวลาการทำงานของสแตติกแรมแบ่งเป็นรอบการอ่านข้อมูลและรอบการเขียนข้อมูล
ดังแสดงในรูป 12.13 (ก) และ (ข) และรูปการต่อซีพียูแสดงในรูปที่ 12.11
(ก) แสดงรอบการอ่าน
(ข) แสดงรอบการเขียนข้อมูลของสแตติกแรม
รูปที่ 12.12 แสดงรอบการอ่านและรอบการเขียนข้อมูลของสแตติกแรม
รอบการเขียน รอบการเขียนของสแตติกแรมแสดงในรูปที่ 12.12 (ข) เมื่อซีพียูเริ่มกำหนดแอดเดรส
ที่ต้องการเขียนข้อมูลที่เวลา t เมื่อขาควบคุม R/W และ CS เป็น " 1 " สถานะที่อินพุตคืออิมพีแดนซ์สูง
จนกระทั้งถึงเวลาที่แอดเดรสถูกเซตอัพ (Address Setup Time : t ) ทำการควบคุมที่ขา R/W และ CS
ให้เป็น " 0 " จะอยู่ในโหมดการเขียนข้อมูล ช่วงเวลา t คือ เวลาในการเขียนข้อมูลจะเริ่มตั้งเวลา t
จบลงจนถึงเวลาที่ข้อมูลถูกเขียนเข้าทางอินพุต อย่างถูกต้องเวลา t คือ (Data Setup Input)
คือช่วงเวลา t - t หลังจากสัญญาณการเขียนสิ้นสุดลง (CS = " 0 " และ R/W = " 0 ")
สัญญาณควบคุมขา CS และ R/W จะมีค่าเป็นลอจิก "1" เวลานี้ข้อมูลอินพุตจะถูกเขียนลงใน
หน่วยความจำแล้วช่วงเวลา t - t เรียกว่า t (Delay Hold Time) หมายถึง ช่วงเวลาประวิงข้อมูล
อินพุตให้คงที่หลังจากเวลา t ไปแล้ว ไม่ต้องคำนึงถึงข้อมูลอีกต่อไป จนถึงเวลา t กระบวนการรอบการเขียน
ข้อมูลจะเสร็จสมบูรณ์ เวลาตั้งแต่ t - t คือ t (Write Cycle Time)
ไม่มีความคิดเห็น:
แสดงความคิดเห็น